Filtro Médio Móvel Fpga

Tenho uma questão relacionada à média contínua do valor de ADCs. A abordagem que usei é a média contínua do exemplo 256 amostras. O valor adcaout (mostrado no código abaixo) que recebo na minha GUI aumenta lentamente. Como exemplo, se eu estou esperando o valor 100mA, minha GUI mostra 4mA, 8mA, 15mA. E, finalmente, depois de 2 minutos, consigo um valor de 100mA estável. Eu quero ver o 100mA diretamente na minha GUI de adcaout em vez de valores de incremento e estabilizar depois de algum tempo. Outra questão é que, eu posso de alguma forma tornar este processo rápido, de modo que eu não tenho que esperar por 3 minutos para receber 100 mA estável de adcaout. O clock clk no design digital abaixo é de 20 MHz. O relógio para receber valores ADC na placa FPGA é de 15 KHz. - o arquivo adc. vhd está abaixo: Seu código é modificado da seguinte forma: A saída final que estou exibindo na minha GUI é slvvalue1 e slvvalue2 Como sobre isso: na reinicialização (ou em qualquer outro momento, se desejar), atribua a Valor de data para todos os elementos em sua matriz de estágio. Isso deve definir instantaneamente sua média para o valor atual: o exemplo abaixo mostra o código completo para uma calculadora média móvel. Minha sugestão é que você estuda até você entender. Em seguida, tente usá-lo no seu projeto. Finalmente, e somente depois de ter um circuito básico funcionando, você pode mudá-lo para satisfazer suas restrições de projeto (largura de dados, número de amostras, intervalo de inteiros, uso de assinado versus inteiro, etc.). Finalmente, se você quiser usar O código acima para manter duas médias separadas para dois sinais distintos, simplesmente instanciar a entidade de média duas vezes: Editar: Como eu entendo dos seus comentários, você pode precisar de uma entrada extra para definir a média instantaneamente para o valor de entrada atual. Nesse caso, você pode usar uma entrada de carga como mostrado abaixo: respondido em 26 de novembro de 13 às 15: 45 Filtro Avergare de Moving (MAF) em VHDL 2008 para DE0-NANO com FPGA Cyclone IV. Este filtro funciona com ponto fixo de que o número de bits depende do ADC. Sobre o Filtro Médico Mover Um Filtro Médico Mover é um filtro digital que a média das entradas dá M 1 termos como a seguinte expressão: Usando a segunda forma direta, podemos definir hn como este: hn xn hn-1 Então, pode ser Expresso nesta lei: yn (hn-hn-M) (M 1) Estrutura do filtro A hierarquia superior é maftop. vhd que define toda a estrutura dos filtros. Para gerar de hn-1 para hn-M, os flip-flops são usados ​​para atrasar. Você não pode executar essa ação neste momento. Você fez login com outra guia ou janela. Recarregue para atualizar sua sessão. Você se separou em outra guia ou janela. Recarregue para atualizar sua sessão. Atualizando filtro Avergare (MAF) no VHDL 2008 para DE0-NANO com FPGA Cyclone IV. Este filtro funciona com ponto fixo de que o número de bits depende do ADC. Sobre o Filtro Médico Mover Um Filtro Médico Mover é um filtro digital que a média das entradas dá M 1 termos como a seguinte expressão: Usando a segunda forma direta, podemos definir hn como este: hn xn hn-1 Então, pode ser Expresso nesta lei: yn (hn-hn-M) (M 1) Estrutura do filtro A hierarquia superior é maftop. vhd que define toda a estrutura dos filtros. Para gerar de hn-1 para hn-M, os flip-flops são usados ​​para atrasar. Você não pode executar essa ação neste momento. Você fez login com outra guia ou janela. Recarregue para atualizar sua sessão. Você se separou em outra guia ou janela. Recarregue para atualizar sua sessão.